



Universidade de Brasília
Instituto de Exatas
Departamento de Ciência da Computação

Relatório do Laboratório 4

Processador Pipeline

CIC0099 - Organização e Arquitetura de Computadores

Turma 02 - Prof. Dr. Ricardo Pezzuol Jacobi

Grupo B4

Henrique Morcelles Salum	232003008
Athos Calixto Muniz	211068261
Gabriela Fernanda Rodrigues Costa	180120859
Cauê Araújo Euzebio	211028195
Lucas Silva Nóbrega	180035096

Sumário

1	Introdução	2
2	Métodos e Análise	2
2.1	Experimento	2
2.1.1	Tarefa I	3
2.1.2	Tarefa II	3
2.1.3	Tarefa III	4
2.1.4	Tarefa IV	4

1 Introdução

O presente experimento tem como objetivo introduzir os alunos ao processo de projeto e implementação de sistemas digitais utilizando VHDL como Linguagem de Descrição de Hardware (HDL). O laboratório busca promover o treinamento prático em modelagem, análise e síntese de circuitos digitais, utilizando o ambiente de desenvolvimento **Intel Quartus Prime v24.1**.

Como aplicação prática, propõe-se a implementação de um processador Pipeline compatível com a ISA RV32I reduzida, contendo as instruções: **add**, **sub**, **and**, **or**, **slt**, **lw**, **sw**, **beq**, **jal**, **jalr**, **addi** e **lui**. Essa abordagem permite compreender o funcionamento interno de um processador Pipeline.

A implementação será validada por meio de simulação funcional e temporal, com análise de *timing* e frequência máxima de operação, permitindo compreender, de forma integrada, o funcionamento de uma arquitetura RISC-V.

2 Métodos e Análise

2.1 Experimento

Enunciado

Implemente o processador Pipeline com ISA Reduzida com as instruções: **add**, **sub**, **and**, **or**, **slt**, **lw**, **sw**, **beq**, **jal**, e ainda as instruções **jalr**, **addi** e **lui**.

Para realizar o solicitado, é-nos fornecido o esquemático de uma implementação do Pipeline com ISA reduzida. Nesse esquemático, porém, foi necessário realizar alterações no caminho de dados, que serão devidamente justificadas adiante.




Figura 1: Esquemático do Pipeline com ISA reduzida

2.1.1 Tarefa I

Enunciado

Ao caminho de dados do seu processador Uniciclo acrescente os registradores de pipeline.

Acrescentamos os registradores de pipeline definindo-os separadamente como entidades e instanciando-os no Pipeline. Dessa forma, foi possível separar mais claramente o papel de cada entrada e saída desses registradores. Essas entidades foram definidas no diretório `/components/basic_circuits/` com os nomes `IF_ID`, `ID_EX`, `EX_MEM`, `MEM_WB`, que indicam a etapa anterior e a próxima, respectivamente.

2.1.2 Tarefa II

Enunciado

Implemente o Processador Pipeline completo com os registradores de pipeline.

- (a) Visualize o netlist RTL view.
- (b) Levante os requisitos físicos e temporais do seu processador.
- (c) Faça a simulação por forma de onda funcional e temporal com o programa `del.s`, corrigindo todos os hazards no programa apenas com a inserção de bolhas (`nop`), mostrando o funcionamento correto da CPU.
- (d) Qual a máxima frequência de clock utilizável na sua CPU? Verifique experimentalmente mudando a frequência `CLOCK` e apresentando a simulação temporal por forma de onda.

(a) O Quartus não é capaz de organizar o netlist de forma a otimizar o uso de espaço. No nosso caso, ele ficou organizado em uma orientação excessivamente horizontal, o que dificulta a visualização. De qualquer forma, está exibido, a seguir, o resultado obtido (note que é possível ampliar o quanto for necessário sem perder resolução).




Figura 2: Netlist RTL view do processador pipeline

Implementamos o processador seguindo uma abordagem estrutural, isto é, instanciando e conectando componentes, evitando abstrações de alto nível fornecidas pelo VHDL.

2.1.3 Tarefa III

Enunciado

2.1.4 Tarefa IV

Enunciado

Implemente o Processador Pipeline completo.

- (a) Visualize os blocos funcionais com o netlist RTL view.
- (b) Levante os requisitos físicos e temporais do seu processador.
- (c) Faça a simulação por forma de onda funcional e temporal com o programa `de1.s`, mostrando o funcionamento correto da CPU.
- (d) Qual a máxima frequência de clock utilizável na sua CPU? Verifique experimentalmente mudando a frequência de `CLOCK` e apresentando a simulação temporal por forma de onda.

Todos os códigos desenvolvidos para a realização desse laboratório foram enviados compactados em um arquivo `.zip`. Para acessar o vídeo solicitado, clique aqui.